Быстрее и «умнее»: SiFive представила второе поколение RISC-V-ядер Intelligent

Американская компания SiFive, один из лидеров в разработке процессорных IP-ядер на архитектуре RISC-V, официально представила второе поколение своей линейки Intelligent — семейства высокопроизводительных решений, ориентированных на задачи искусственного интеллекта (ИИ) и периферийных вычислений. Новые ядра — X160 Gen 2, X180 Gen 2, X280 Gen 2, X390 Gen 2 и XM Gen 2 — призваны стать ключевыми компонентами в создании «умных» чипов для ЦОД, потребительских устройств, автомобилей и промышленной автоматизации. Эксперты Server360 проанализировали технические особенности новинок и их потенциальное влияние на рынок серверных и встраиваемых платформ.

Рост спроса на ИИ: RISC-V как стратегическое преимущество

Как отмечает ресурс EE Times, SiFive делает ставку на стремительный рост спроса на вычислительные решения для ИИ. Согласно прогнозам Deloitte, объём рынка ИИ-нагрузок вырастет минимум на 20% во всех технологических сегментах, а в сфере периферийных вычислений (edge AI) — на впечатляющие 78%. Именно здесь RISC-V, как открытая и гибкая архитектура, получает значительное конкурентное преимущество перед закрытыми экосистемами x86 и ARM.

SiFive, будучи одним из основателей RISC-V International, предлагает не просто ядра, а гибкие IP-решения, которые можно глубоко кастомизировать под конкретные задачи. Это особенно важно для разработчиков ASIC и SoC, стремящихся оптимизировать производительность, энергопотребление и стоимость чипа. Второе поколение Intelligent — это не просто апгрейд, а новая архитектурная философия, ориентированная на устранение узких мест в ИИ-вычислениях.

Новые ядра Intelligent Gen 2: ключевые модели и назначение

Семейство Intelligent Gen 2 включает пять основных IP-ядер, каждое из которых оптимизировано под определённый класс задач:

• X160 Gen 2 — 32-битное ядро для энергоэффективных приложений с жёсткими ограничениями по площади кристалла.
• X180 Gen 2 — 64-битное ядро для высокопроизводительных систем с развитой подсистемой памяти.
• X280 Gen 2 и X390 Gen 2 — векторные ядра для потребительских и инфраструктурных решений.
• XM Gen 2 — матричные ядра для ускорения ИИ-нагрузок.

Все решения уже доступны для лицензирования, а первые чипы на их основе ожидаются во втором квартале 2026 года. По данным SiFive, два ведущих американских полупроводниковых гиганта уже лицензировали серию X100 до её публичного анонса, что говорит о высоком доверии со стороны индустрии.

SiFive X160 Gen 2: минимализм и эффективность

Ядро X160 Gen 2 — это эталон энергоэффективности. Оно разработано для устройств, где критичны низкое энергопотребление и малая занимаемая площадь кристалла. X160 поддерживает до 200 КиБ кеш-памяти и 2 МиБ памяти, что делает его идеальным для:

• Промышленного оборудования и сенсоров
• Фитнес-трекеров и носимых устройств
• Управления ИИ-ускорителями в многопроцессорных системах

Особый интерес представляет использование X160 в ЦОД. Благодаря двум встроенным кешам общей ёмкостью более 4 МиБ, ядро может эффективно управлять потоками данных и выполнять обучение ИИ-моделей на уровне микроконтроллера. Это позволяет снизить нагрузку на основной процессор и ускорить выполнение задач пред- и постобработки.

SiFive X180 Gen 2: производительность и масштабируемость

В отличие от X160, X180 Gen 2 — это 64-битное ядро, ориентированное на высокопроизводительные приложения. Оно обеспечивает лучшую интеграцию с крупными подсистемами памяти и поддерживает операционные системы реального времени (RTOS). Это делает его подходящим для:

• Серверных ускорителей
• Автомобильных платформ (ADAS, инфотеймент)
• Телекоммуникационного оборудования

Как сообщает CNX-Software, X180 обеспечивает более высокую пропускную способность и лучше справляется с многопоточными нагрузками, что делает его естественным выбором для разработчиков, которым нужно балансировать между производительностью и энергоэффективностью.

SiFive X280 и X390 Gen 2: векторная мощь для edge-устройств

Ядра X280 и X390 Gen 2 специализируются на векторной обработке данных — ключевом элементе ИИ-вычислений. X280 ориентирован на потребительские устройства, такие как гарнитуры дополненной реальности (AR), умные камеры и роботы. X390, в свою очередь, предназначен для более сложных задач в автомобилях и инфраструктурных системах.

Согласно данным SiFive, X390 выполняет векторную обработку в четыре раза быстрее, чем X280. Это достигается за счёт оптимизированного конвейера, улучшенной подсистемы памяти и поддержки расширенных векторных инструкций. Такая производительность позволяет обрабатывать видео в реальном времени, выполнять сложные задачи распознавания образов и управлять автономными системами.

Архитектурные прорывы: как SiFive устраняет узкие места ИИ

Главный архитектор SiFive Джон Симпсон (John Simpson) в интервью EE Times выделил два ключевых усовершенствования, которые напрямую повышают производительность ядер второго поколения: устойчивость к задержкам памяти и более эффективная подсистема памяти.

Memory Latency Tolerance: загрузка вектора за один цикл

Одной из главных проблем в ИИ-вычислениях является задержка доступа к памяти. SiFive внедрила технологию Memory Latency Tolerance, которая позволяет значительно сократить время ожидания данных.

Суть технологии: когда блок скалярных вычислений отправляет векторную инструкцию в очередь команд (VCQ), одновременно с этим запускается запрос к подсистеме памяти (L2 или выше). Этот ранний запрос позволяет заранее получить данные и поместить их в специальную очередь — Vector Load Data Queue (VLDQ).

К моменту, когда инструкция покидает VCQ, данные уже готовы к использованию. Это позволяет реализовать сценарий «загрузки вектора за один цикл», что кардинально снижает простои конвейера.

По словам Симпсона, «Xeon, представленный на Hot Chips, может обслуживать 128 невыполненных запросов — и это топовый показатель. В нашем четырёхъядерном процессоре этот показатель составляет 1024». Такая архитектура обеспечивает непрерывный поток данных и исключает простои, что критично для ИИ-нагрузок.

От инклюзивного к неинклюзивному кешированию: экономия кремния и рост производительности

Ещё одним важным улучшением стала смена иерархии кеширования. В первом поколении использовалась инклюзивная модель, при которой данные из общего кеша L3 реплицировались в частные кеши L1/L2. Это приводило к неэффективному расходу площади кристалла.

Во втором поколении SiFive перешла на неинклюзивную иерархию, которая исключает дублирование данных. По словам Симпсона, это дало «в 1,5 раза большую производительность по сравнению с первым поколением» при меньшей занимаемой площади. Экономия кремния позволяет лицензиатам либо снизить стоимость чипа, либо добавить больше функциональности в тот же форм-фактор.

Аппаратный экспоненциальный блок: ускорение softmax и других нелинейных функций

Если MAC-операции (умножение-накопление) — это «хлеб с маслом» ИИ, то следующим узким местом становятся нелинейные функции, такие как softmax, tanh и экспонента. В моделях типа BERT они могут занимать до 50% оставшихся циклов.

SiFive решила эту проблему, интегрировав новый аппаратный конвейерный экспоненциальный блок. Ранее выполнение функции exp() требовало 22 цикла, затем программными оптимизациями было сокращено до 15. Новый аппаратный блок выполняет эту операцию за одну инструкцию, а общее время выполнения — до пяти циклов.

Это приводит к кратному ускорению работы трансформеров и других нейросетей, использующих softmax. Разработчики получают возможность выполнять сложные ИИ-задачи на edge-устройствах без необходимости подключения к облаку.

Роль ядер как блока управления ускорителем (ACU)

Одна из самых интересных концепций, представленных SiFive, — это использование ядер Intelligent в качестве блока управления ускорителем (Accelerator Control Unit, ACU).

В традиционных SoC центральный процессор (CPU) берёт на себя управление ИИ-ускорителем, что создаёт нагрузку на системную шину и увеличивает задержки. SiFive предлагает другой подход: разместить специализированное ядро RISC-V прямо на чипе ускорителя.

Это позволяет:

• Сократить трафик системной шины за счёт локальной обработки
• Обеспечить более тесную связь между ускорителем и CPU
• Оптимизировать задачи пред- и постобработки
• Снизить энергопотребление

Для реализации этой архитектуры SiFive предоставляет два интерфейса: SSCI (Scalar Coprocessor Interface) и VCIX (Vector Coprocessor Interface eXtension). Они позволяют заказчику интегрировать своё ядро и сосредоточиться на инновациях в обработке данных, не тратя ресурсы на разработку контроллера.

Программная экосистема: масштабируемость и поддержка ML

SiFive уделяет большое внимание программному стеку. Для серии XM уже реализована поддержка многокластерной обработки: среда выполнения машинного обучения может распределять нагрузку между несколькими кластерами XM на одном кристалле.

Однако масштабирование за пределы одного кристалла пока требует доработки библиотеки межпроцессорного взаимодействия (IPC). Это означает, что для создания многопроцессорных ИИ-систем разработчикам придётся вкладываться в дополнительную интеграцию.

В долгосрочной перспективе SiFive планирует улучшить поддержку IPC, что откроет путь к созданию масштабируемых ИИ-платформ на базе RISC-V.

Как это влияет на рынок серверных решений?

Новые ядра SiFive — это не просто интересная инновация, а потенциальный катализатор изменений в индустрии серверных платформ. Ранее RISC-V ассоциировалась в основном с встраиваемыми системами, но теперь она выходит на уровень ЦОД.

Решения, такие как X180 Gen 2 и X390 Gen 2, могут стать основой для выделенных ИИ-ускорителей в серверах. Они позволят снизить зависимость от x86 и ARM, сократить энергопотребление и повысить производительность на ватт.

Компании, специализирующиеся на готовых серверных сборках, уже начинают рассматривать возможность интеграции RISC-V-ускорителей в свои решения. Это особенно актуально для клиентов из сферы HPC, edge-вычислений и автономных систем.

Сравнение с конкурентами: где выигрывает RISC-V?

Сравнение архитектурных подходов в ИИ-вычислениях

Параметр	RISC-V (SiFive X180 Gen 2)	ARM (Cortex-A78AE)	x86 (Intel Xeon)
Гибкость кастомизации	Высокая (открытая архитектура)	Ограниченная	Низкая
Энергопотребление	Очень низкое	Низкое	Высокое
Производительность на ватт	Высокая	Средняя	Низкая
Стоимость лицензирования	Гибкая (pay-per-use)	Высокая	Очень высокая
Поддержка ИИ-ускорителей	Встроенная (ACU)	Через CPU	Через CPU или отдельный ускоритель

Как видно из таблицы, RISC-V выигрывает по ключевым параметрам: гибкость, энергоэффективность и стоимость. Это делает её особенно привлекательной для компаний, стремящихся создать уникальные, оптимизированные под конкретные задачи решения.

Интеграция с серверным «железом»: процессоры, память, диски

Чтобы новые RISC-V-ядра раскрыли свой потенциал, их необходимо интегрировать в полноценную серверную платформу. Рассмотрим, как это может выглядеть на практике:

• Процессоры: RISC-V-ускорители могут дополнять основной CPU на базе x86 или ARM, выполняя специализированные ИИ-задачи. Для этого подойдут решения из категории серверных процессоров, поддерживающих PCIe 5.0 и CXL.
• Оперативная память: Высокая пропускная способность критична для ИИ. Использование серверной памяти DDR5 с поддержкой ECC обеспечит стабильность и производительность.
• Хранение данных: Для быстрого доступа к большим объёмам данных рекомендуется использовать внутренние SSD NVMe, особенно в форм-факоре U.2 или E1.S.

Такая конфигурация позволит создать гибридную платформу, сочетающую универсальность x86/ARM с эффективностью и гибкостью RISC-V.

FAQ: ответы на главные вопросы о RISC-V и SiFive